基本信息:
- 专利标题： 接合構造体、及び接合構造体の製造方法
- 专利标题（英）：Junction structure, and a method of manufacturing a joined structure
- 申请号：JP2015560078 申请日：2015-02-03
- 公开(公告)号：JPWO2015115665A1 公开(公告)日：2017-03-23
- 发明人： 克昭 菅沼 , 克昭 菅沼 , 至成 長尾 , 至成 長尾 , 哲ミン 呉 , 哲ミン 呉
- 申请人： 国立大学法人大阪大学
- 申请人地址： 大阪府吹田市山田丘1番1号
- 专利权人： 国立大学法人大阪大学
- 当前专利权人： 国立大学法人大阪大学
- 当前专利权人地址： 大阪府吹田市山田丘1番1号
- 代理人： 前井 宏之
- 优先权： JP2014018163 2014-02-03
- 主分类号： H01L21/52
- IPC分类号： H01L21/52 ; B23K1/00
摘要：
本発明の接合構造体(100)は、基板(110)と、金属膜(120)と、半導体素子(130)とを備える。基板(110)、金属膜(120)、および、半導体素子(130)は、この順番に積層されている。前記金属膜(120)を構成する金属はストレスマイグレーションによって拡散したものであり、前記基板(110)と前記半導体素子(130)とが前記金属膜(120)を介して接合されている。
摘要（英）：
Junction structure of the present invention (100) includes a substrate (110), and a metal film (120), a semiconductor element (130). Substrate (110), a metal film (120), and a semiconductor device (130) are laminated in this order. Metal constituting the metal layer (120) is obtained by diffused by stress migration, the substrate (110) wherein the semiconductor element (130) is bonded through the metal layer (120).
公开/授权文献:
- JP6284164B2 接合構造体、及び接合構造体の製造方法 公开/授权日：2018-02-28
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/02 | .半导体器件或其部件的制造或处理 |
| ----------H01L21/027 | ..未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜 |
| ------------H01L21/50 | ...应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的 |
| --------------H01L21/52 | ....半导体在容器中的安装 |