基本信息:
- 专利标题： 多層配線板および多層配線板の製造方法
- 专利标题（英）：Method for manufacturing a multilayer wiring board and a multilayer wiring board
- 专利标题（中）：制造多层布线板和多层布线板的方法
- 申请号：JP2013522481 申请日：2012-02-10
- 公开(公告)号：JPWO2013005451A1 公开(公告)日：2015-02-23
- 发明人： 裕明 浅野 , 裕明 浅野 , 靖弘 小池 , 靖弘 小池 , 公教 尾崎 , 公教 尾崎 , 仁 志満津 , 仁 志満津 , 哲也 古田 , 哲也 古田 , 雅夫 三宅 , 雅夫 三宅 , 貴弘 早川 , 貴弘 早川 , 智朗 浅井 , 智朗 浅井 , 良 山内 , 良 山内
- 申请人： 株式会社豊田自動織機
- 专利权人： 株式会社豊田自動織機
- 当前专利权人： 株式会社豊田自動織機
- 优先权： JP2011150266 2011-07-06
- 主分类号： H05K3/46
- IPC分类号： H05K3/46
Multilayer wiring board (20), the insulating substrate (40), and a inner-layer copper plate (50, 60), an outer layer copper foil (70, 80), the. Inner-layer copper plate (50, 60) is disposed inside the insulating substrate (40), it is patterned. The outer layer copper foils (70, 80) are disposed in a state of being patterned on a surface of the insulating base (40), thinner than the inner layer copper plate (50, 60), and interruption of the current path area is smaller than the cross-sectional area of the current path in the inner-layer copper plate (50, 60). Thereby providing a method for manufacturing a multilayer wiring board and a multilayer wiring board can flow a large current and a small current than while suppressing the increase in the projected area of the substrate.
公开/授权文献:
- JP5672381B2 多層配線板 公开/授权日：2015-02-18
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H05 | 其他类目不包含的电技术 |
| ----H05K | 印刷电路；电设备的外壳或结构零部件；电气元件组件的制造 |
| ------H05K3/00 | 用于制造印刷电路的设备或方法 |
| --------H05K3/46 | .多层电路的制造 |