基本信息:
- 专利标题： 加工基板上の集積デバイスのためのシステムおよび方法
- 申请号：JP2020530498 申请日：2018-12-04
- 公开(公告)号：JP2021506116A 公开(公告)日：2021-02-18
- 发明人： オドノブリュードフ,ウラジミール , リスバド,ディリップ , アクタス,オズギュル , バセリ,セム
- 申请人： クロミス,インコーポレイテッド
- 申请人地址： アメリカ合衆国,カリフォルニア州 95051,サンタ クララ,ウォルシュ アベニュー 2306
- 专利权人： クロミス,インコーポレイテッド
- 当前专利权人： クロミス,インコーポレイテッド
- 当前专利权人地址： アメリカ合衆国,カリフォルニア州 95051,サンタ クララ,ウォルシュ アベニュー 2306
- 代理人： 岡部 憲昭; 穐場 仁
- 优先权： US62/595,533 2017-12-06 US16/207,793 2018-12-03
- 国际申请： US2018063817 JP 2018-12-04
- 国际公布： WO2019113045 JP 2019-06-13
- 主分类号： H01L29/812
- IPC分类号： H01L29/812 ; H01L29/778 ; H01L21/8234 ; H01L27/06 ; H01L21/338
A method of forming a plurality of devices on an engineered substrate structure includes forming an engineered substrate by providing a polycrystalline ceramic core, encapsulating the polycrystalline ceramic core with a first adhesion shell, encapsulating the first adhesion shell with a barrier layer, forming a bonding layer on the barrier layer, and forming a substantially single crystal layer coupled to the bonding layer. The method further comprises forming a buffer layer coupled to the substantially single crystal layer, forming one or more epitaxial III-V layers on the buffer layer according to requirements associated with the plurality of devices, and forming the plurality of devices on the substrate by removing a portion of the one or more epitaxial III-V layers disposed between the plurality of devices and removing a portion of the buffer layer disposed between the plurality of devices.
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L29/00 | 专门适用于整流、放大、振荡或切换，并具有至少一个电位跃变势垒或表面势垒的半导体器件；具有至少一个电位跃变势垒或表面势垒，例如PN结耗尽层或载流子集结层的电容器或电阻器；半导体本体或其电极的零部件 |
| --------H01L29/02 | .按其半导体本体的特征区分的 |
| ----------H01L29/68 | ..只能通过对一个不通有待整流、放大或切换的电流的电极供给电流或施加电位方可进行控制的 |
| ------------H01L29/70 | ...双极器件 |
| --------------H01L29/762 | ....电荷转移器件 |
| ----------------H01L29/78 | .....由绝缘栅产生场效应的 |
| ------------------H01L29/812 | ......带有肖特基栅的 |