基本信息:
- 专利标题： 素子チップの製造方法
- 申请号：JP2018005933 申请日：2018-01-17
- 公开(公告)号：JP2019125723A 公开(公告)日：2019-07-25
- 发明人： 置田 尚吾 , 針貝 篤史 , 松原 功幸 , 佐伯 英史 , 伊藤 彰宏
- 申请人： パナソニックIPマネジメント株式会社
- 申请人地址： 大阪府大阪市中央区城見2丁目1番61号
- 专利权人： パナソニックIPマネジメント株式会社
- 当前专利权人： パナソニックIPマネジメント株式会社
- 当前专利权人地址： 大阪府大阪市中央区城見2丁目1番61号
- 代理人： 特許業務法人河崎・橋本特許事務所
- 主分类号： H01L21/3065
- IPC分类号： H01L21/3065 ; H01L21/301
摘要：
【課題】高品質な素子チップを得る。 【解決手段】基板を準備する第1工程と、基板を、ダイアタッチフィルム(DAF)を介して保持シートに貼着する第2工程と、保持シートに貼着された基板を被覆する保護膜を形成する第3工程と、保護膜に開口を形成して分割領域を露出させる第4工程と、基板を第1のプラズマに晒して開口から露出する分割領域をエッチングするとともに、上記開口からDAFを露出させる第5工程と、基板を第2のプラズマに晒して、開口から露出するDAFをエッチングし、DAFを素子チップに対応するように分断する第6工程と、素子チップをDAFとともに保持シートから取り外す第7工程と、を備え、第2工程において用いられるDAFは基板より大きく、第3工程において形成される保護膜は、第1の面を被覆する第1被覆領域と、基板からはみ出したDAFの少なくとも一部を被覆する第2被覆領域と、を備える。 【選択図】図4
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/02 | .半导体器件或其部件的制造或处理 |
| ----------H01L21/027 | ..未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜 |
| ------------H01L21/18 | ...器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料 |
| --------------H01L21/26 | ....用波或粒子辐射轰击的 |
| ----------------H01L21/302 | .....改变半导体材料的表面物理特性或形状的，例如腐蚀、抛光、切割 |
| ------------------H01L21/306 | ......化学或电处理，例如电解腐蚀 |
| --------------------H01L21/3065 | .......等离子腐蚀；活性离子腐蚀 |