基本信息:
- 专利标题： 配線基板の製造方法
- 专利标题（英）：JP2018139319A - Method for manufacturing wiring board
- 申请号：JP2018093702 申请日：2018-05-15
- 公开(公告)号：JP2018139319A 公开(公告)日：2018-09-06
- 发明人： 豊田 裕二 , 後閑 寛彦 , 川合 宣行 , 中川 邦弘
- 申请人： 三菱製紙株式会社
- 申请人地址： 東京都墨田区両国二丁目10番14号
- 专利权人： 三菱製紙株式会社
- 当前专利权人： 三菱製紙株式会社
- 当前专利权人地址： 東京都墨田区両国二丁目10番14号
- 优先权： JP2013125179 2013-06-14 JP2013131839 2013-06-24 JP2013139706 2013-07-03 JP2013150824 2013-07-19 JP2013150825 2013-07-19 JP2013151335 2013-07-22 JP2014111574 2014-05-29
- 主分类号： H05K3/28
- IPC分类号： H05K3/28
摘要：
【課題】ソルダーレジスト層から露出している接続パッド間で電気的な短絡が無く、接続パッドと絶縁層及び接続パッドと半田との接着強度が高く、アンダーフィル流出による電気的作動不良が無く、ソルダーレジスト層の強度が高い配線基板の製造方法を提供する。 【解決手段】回路基板1の表面に、ソルダーレジスト層2が形成される工程、ソルダーレジスト層2に対して、後工程で薄膜化される領域以外の部分が露光される工程、薄膜化処理液によって、接続パッドが露出しない範囲で、非露光部のソルダーレジスト層2が薄膜化される工程、ソルダーレジスト層2に対して、後工程で薄膜化される領域以外の部分が露光される工程、薄膜化処理液によって、接続パッドの厚さ以下になるまで、非露光部のソルダーレジスト層2が薄膜化されて、接続パッドの一部を露出する工程、ソルダーレジスト層2に対して、前工程において薄膜化された領域部分が露光される工程、を含む。 【選択図】図7
公开/授权文献:
- JP6514808B2 配線基板の製造方法 公开/授权日：2019-05-15
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H05 | 其他类目不包含的电技术 |
| ----H05K | 印刷电路；电设备的外壳或结构零部件；电气元件组件的制造 |
| ------H05K3/00 | 用于制造印刷电路的设备或方法 |
| --------H05K3/02 | .其中将导电材料敷至绝缘支承物的表面上，而后再将其导电材料从不希望让电流通导或屏蔽的表面区域中去除的 |
| ----------H05K3/28 | ..涂加非金属保护层 |