基本信息:
- 专利标题： 半導体記憶装置及びその制御方法
- 专利标题（英）：JP2018022541A - Semiconductor storage device and control method for the same
- 申请号：JP2016151230 申请日：2016-08-01
- 公开(公告)号：JP2018022541A 公开(公告)日：2018-02-08
- 发明人： 竹内 淳 , 鳥井 智史
- 申请人： 三重富士通セミコンダクター株式会社
- 申请人地址： 三重県桑名市多度町御衣野2000番地
- 专利权人： 三重富士通セミコンダクター株式会社
- 当前专利权人： 三重富士通セミコンダクター株式会社
- 当前专利权人地址： 三重県桑名市多度町御衣野2000番地
- 代理人： 青木 篤; 伊坪 公一; 河野 努; 宮本 哲夫
- 主分类号： G11C16/04
- IPC分类号： G11C16/04 ; H01L27/10 ; G11C16/06
摘要：
【課題】ビット線に流れるリーク電流の大きさを所定値以下に抑制する。 【解決手段】半導体記憶装置1は、アレイ状に配置された複数のメモリセルMCと、行方向に配列される複数のメモリセルMC毎に、何れか1つを選択する第1選択回路31と、ビット線BLの何れか1つを選択する第2選択回路32とを有する。また、半導体記憶装置1は、リーク電流判定回路25と、バックゲート電圧記憶回路26と、バックゲート電圧供給回路27とを更に有する。リーク電流判定回路25は、接続されているすべてのメモリセルが非選択状態であるリーク電流の大きさが基準電流値以下であるか否かを判定する。バックゲート電圧記憶回路26はバックゲート電圧を示すバックゲート電圧情報を1つ又は2つ以上記憶し、バックゲート電圧供給回路27は複数のメモリセルMCのバックゲートにバックゲート電圧を印加可能である。 【選択図】図2
公开/授权文献:
- JP6708962B2 半導体記憶装置及びその制御方法 公开/授权日：2020-06-10