基本信息:
- 专利标题： Mos type semiconductor device
- 专利标题（中）：MOS型半导体器件
- 申请号：JP2008147714 申请日：2008-06-05
- 公开(公告)号：JP2009295773A 公开(公告)日：2009-12-17
- 发明人： YAMAZAKI TOMOYUKI
- 申请人： Fuji Electric Device Technology Co Ltd , 富士電機デバイステクノロジー株式会社
- 专利权人： Fuji Electric Device Technology Co Ltd,富士電機デバイステクノロジー株式会社
- 当前专利权人： Fuji Electric Device Technology Co Ltd,富士電機デバイステクノロジー株式会社
- 优先权： JP2008147714 2008-06-05
- 主分类号： H01L29/78
- IPC分类号： H01L29/78 ; H01L29/739
摘要：
PROBLEM TO BE SOLVED: To provide a MOS type semiconductor device improved in breakdown resistance and having high reliability by suppressing a gain increase of a parasitic transistor caused by photo pattern defect liable to occur due to micronization of a process design rule. SOLUTION: A partially missing part is formed on a surface of an n+ emitter region 9 on surfaces between gate electrodes 7 of a MOS gate structure to form a surface pattern for expanding a surface area of a p+ contact region 9 surrounded by a surface of the n+ emitter region 9. COPYRIGHT: (C)2010,JPO&INPIT
摘要（中）：
要解决的问题：提供一种通过抑制由于工艺设计规则的微粉化而容易发生的光图案缺陷导致的寄生晶体管的增益增加而提供耐击穿性提高并具有高可靠性的MOS型半导体器件。 解决方案：在MOS栅极结构的栅电极7之间的表面上，在n +发射区9的表面上形成部分缺失的部分，以形成用于扩展被p +接触区9包围的表面积的表面图案 n +发射区9的表面。版权所有（C）2010，JPO＆INPIT
公开/授权文献:
- JP5564763B2 Method of manufacturing a Mos-type semiconductor device 公开/授权日：2014-08-06
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L29/00 | 专门适用于整流、放大、振荡或切换，并具有至少一个电位跃变势垒或表面势垒的半导体器件；具有至少一个电位跃变势垒或表面势垒，例如PN结耗尽层或载流子集结层的电容器或电阻器；半导体本体或其电极的零部件 |
| --------H01L29/02 | .按其半导体本体的特征区分的 |
| ----------H01L29/68 | ..只能通过对一个不通有待整流、放大或切换的电流的电极供给电流或施加电位方可进行控制的 |
| ------------H01L29/70 | ...双极器件 |
| --------------H01L29/762 | ....电荷转移器件 |
| ----------------H01L29/78 | .....由绝缘栅产生场效应的 |