基本信息:
- 专利标题： Scanning method 3 weight-added random scan built-in self-test circuit
- 专利标题（中）：扫描方式3加权随机扫描内置自检电路
- 申请号：JP2004183137 申请日：2004-06-21
- 公开(公告)号：JP2004301856A 公开(公告)日：2004-10-28
- 发明人： SONMUN WAN
- 申请人： Nec Corp , 日本電気株式会社
- 专利权人： Nec Corp,日本電気株式会社
- 当前专利权人： Nec Corp,日本電気株式会社
- 优先权： US26684501 2001-02-07; US80589901 2001-03-15
- 主分类号： G01R31/28
- IPC分类号： G01R31/28 ; G01R31/3181 ; G01R31/3183 ; G01R31/3185 ; G06F11/22 ; G06F11/263 ; G06F11/27
摘要：
PROBLEM TO BE SOLVED: To provide a scanning method 3 weight-added random scan built-in self-test circuit for reducing test sequence length and hardware overhead in 3 weight WRPT BIST (test-per-clock and scanning method). SOLUTION: This scanning method built-in self-test circuit is to produce a test set for sensing any failure hard to be detected. It identifies a set of failures hard to detect, and then uses an advanced automatic test pattern generator to produce the test set for sensing any failure hard to be detected. In this case, it applies the advanced automatic test pattern generator so as to allow for both hardware overhead and test sequence length, while making the hardware overhead to be generated when a new test cube is added to the test set. COPYRIGHT: (C)2005,JPO&NCIPI
摘要（中）：
要解决的问题：提供一种扫描方式3重量随机扫描内置自检电路，用于减少3个重量WRPT BIST（每个时钟和扫描方法）中的测试序列长度和硬件开销。
解决方案：这种内置自检电路的扫描方法是产生一个测试装置，用于感测难以检测的任何故障。 它识别出一组难以检测的故障，然后使用高级自动测试模式发生器来产生用于感测难以检测到的任何故障的测试集。 在这种情况下，它应用高级自动测试模式生成器，以便允许硬件开销和测试序列长度，同时在将新的测试多维数据集添加到测试集中时产生硬件开销。 版权所有（C）2005，JPO＆NCIPI
公开/授权文献:
信息查询:
EspacenetIPC结构图谱:
| G | 物理 |
| --G01 | 测量；测试 |
| ----G01R | 测量电变量；测量磁变量（通过转换成电变量对任何种类的物理变量进行测量参见G01类名下的 |
| ------G01R31/00 | 电性能的测试装置；电故障的探测装置；以所进行的测试在其他位置未提供为特征的电测试装置 |
| --------G01R31/28 | .电路的测试，例如用信号故障寻测器 |