-
专利标题：
PIEZOELECTRIC PACKAGE-INTEGRATED DELAY LINES
-
-
申请号：EP17776049.3
申请日：2017-01-24
-
公开(公告)号：EP3437191A1
公开(公告)日：2019-02-06
-
发明人：
ELSHERBINI, Adel A.
, EID, Feras
, BICEN, Baris
, KAMGAING, Telesphor
, NAIR, Vijay K.
, DOGIAMIS, Georgios C.
, SWAN, Johanna M.
, RAO, Valluri R.
-
申请人：
Intel Corporation
-
申请人地址：
2200 Mission College Boulevard
Santa Clara, CA 95054
US
-
专利权人：
Intel Corporation
-
当前专利权人：
Intel Corporation
-
当前专利权人地址：
2200 Mission College Boulevard
Santa Clara, CA 95054
US
-
代理机构：
2SPL Patentanwälte PartG mbB
-
优先权：
US201615088830 20160401
-
国际公布：
WO2017171995 20171005
-
主分类号：
H03H9/42
-
IPC分类号：
H03H9/42
; G10K11/36
; H03H9/02
