发明公开
EP3139277A1 METHOD AND APPARATUS FOR COORDINATING MEMORY OPERATIONS AMONG DIVERSELY-LOCATED MEMORY COMPONENTS
有权
基本信息:
- 专利标题： METHOD AND APPARATUS FOR COORDINATING MEMORY OPERATIONS AMONG DIVERSELY-LOCATED MEMORY COMPONENTS
- 专利标题（中）：方法和设备存储操作之间的不同布置的存储组件协调
- 申请号：EP16188273.3 申请日：2002-04-23
- 公开(公告)号：EP3139277A1 公开(公告)日：2017-03-08
- 发明人： Ware, Frederick , Tsern, Ely K. , Perego, Richard E. , Hampel, Craig E.
- 申请人： Rambus Inc.
- 申请人地址： 1050 Enterprise Way Suite 700 Sunnyvale, CA 94089 US
- 专利权人： Rambus Inc.
- 当前专利权人： Rambus Inc.
- 当前专利权人地址： 1050 Enterprise Way Suite 700 Sunnyvale, CA 94089 US
- 代理机构： Eisenführ Speiser
- 优先权： US841911 20010424; US53340 20011022
- 主分类号： G06F13/16
- IPC分类号： G06F13/16
摘要：
A method and apparatus for coordinating memory operations among diversely-located memory components is described. In accordance with an embodiment of the invention, wave-pipelining is implemented for an address bus coupled to a plurality of memory components. The plurality of memory components are configured according to coordinates relating to the address bus propagation delay and the data bus propagation delay. A timing signal associated with address and/or control signals which duplicates the propagation delay of these signals is used to coordinate memory operations.
摘要（中）：
一种用于多样-位于存储器组件之间进行协调的存储器操作的方法和装置进行说明。 在与本发明的实施方式雅舞蹈，波浪流水线被实现为解决耦合到存储器元件的多个汇流。 存储器组件的多元性是被配置gemäß到坐标与地址总线传播延迟和数据总线传播延迟。 哪个复制合成信号的传播延迟与地址和/或控制信号相关联的定时信号用于协调存储器操作。
公开/授权文献:
IPC结构图谱:
| G06F13/10 | 电数字数据处理的外围设备 |
| --G06F13/16 | ..关于访问存储器总线的 |