基本信息:
- 专利标题： 高速缓冲存储器和高速缓冲存储器控制方法
- 专利标题（英）：Cache memory and cache memory control method
- 申请号：CN200480027074.9 申请日：2004-08-23
- 公开(公告)号：CN1853171A 公开(公告)日：2006-10-25
- 发明人： 田中哲也 , 中西龙太 , 清原督三 , 森下广之 , 近村启史
- 申请人： 松下电器产业株式会社
- 申请人地址： 日本大阪府
- 专利权人： 松下电器产业株式会社
- 当前专利权人： 松下电器产业株式会社
- 当前专利权人地址： 日本大阪府
- 代理机构： 永新专利商标代理有限公司
- 代理人： 黄剑锋
- 优先权： 327032/2003 2003.09.19 JP
- 国际申请： PCT/JP2004/012421 2004.08.23
- 国际公布： WO2005/029336 JA 2005.03.31
- 进入国家日期： 2006-03-20
- 主分类号： G06F12/12
- IPC分类号： G06F12/12 ; G06F12/08
摘要：
本发明的高速缓冲存储器，具有：通路(0)～通路(3)，对每个高速缓冲项目存储表示有无访问的使用标志U；以及控制部，在命中时，将与该高速缓冲项目相对应的使用标志U更新为有访问，此时组内的其他全部的使用标志表示有访问的情况下，将组内的其他全部的使用标志复位为无访问，从与表示无访问的使用标志U相对应的高速缓冲项目中选择置换对象的高速缓冲项目。
摘要（英）：
A cache memory of the present invention includes: for each cache entry, way 0 to way 3 which hold use flags U indicating whether or not the use flags U have been accessed; and a control unit which: updates, when a cache entry is hit, a use flag U corresponding to the hit cache entry so that the use flag U indicates that the cache entry has been accessed; and reset, in the case where all other use flags in the same set indicates that the cache entries have been accessed herein, the all other use flags so that the use flags indicate that the cache entries have not been accessed; and select a cache entry to be replaced from among the cache entries corresponding to the use flags indicating that the cache entries have not been accessed.
公开/授权文献:
- CN100429632C 高速缓冲存储器和高速缓冲存储器控制方法 公开/授权日：2008-10-29
IPC结构图谱:
| G | 物理 |
| --G06 | 计算；推算；计数 |
| ----G06F | 电数字数据处理 |
| ------G06F12/00 | 在存储器系统或体系结构内的存取、寻址或分配 |
| --------G06F12/02 | .寻址或地址分配；地址的重新分配 |
| ----------G06F12/08 | ..在分级结构的存储系统中的寻址、地址分配、或地址的重新分配，例如，虚拟存储系统 |
| ------------G06F12/12 | ...替换控制 |