基本信息:
- 专利标题： 附有第二预测装置的假想分支目标地址高速缓存
- 专利标题（英）：Imaginary branch target address high speed cache attached with secondary predictor
- 申请号：CN02118556.5 申请日：2002-04-27
- 公开(公告)号：CN1260646C 公开(公告)日：2006-06-21
- 发明人： 葛兰·亨利 , 汤玛斯·麦当劳
- 申请人： 智慧第一公司
- 申请人地址： 美国加利福尼亚
- 专利权人： 智慧第一公司
- 当前专利权人： 智慧第一公司
- 当前专利权人地址： 美国加利福尼亚
- 代理机构： 隆天国际知识产权代理有限公司
- 代理人： 潘培坤; 陈红
- 优先权： 09/849,799 2001.05.04 US
- 主分类号： G06F9/38
- IPC分类号： G06F9/38
摘要：
本发明涉及一种具有一主要(primary)预测装置与一次要(secondary)预测装置的分支预测装置，该次要预测装置依据所译码分支指令的类型选择性地覆盖该主要预测装置。主要预测装置中的分支目标地址高速缓存在译码指令前，依据一指令高速缓存的提取地址假想地预测一分支目标地址与方向，若该假想方向预测会被采用，处理器即分支至该假想目标地址。在流水线中稍后，译码逻辑电路译码指令并确定分支指令类型，像是分支指令是否为条件分支、返回指令、程序计数器相关类型的分支、间接分支等等。依照分支的类型，若主要与次要预测不相匹配，处理器即根据次要预测进行分支，而覆盖掉根据主要预测所采用的分支。
公开/授权文献:
- CN1397880A 附有第二预测装置的假想分支目标地址高速缓存 公开/授权日：2003-02-19
IPC结构图谱:
| G | 物理 |
| --G06 | 计算；推算；计数 |
| ----G06F | 电数字数据处理 |
| ------G06F9/00 | 电数字数据处理的控制单元 |
| --------G06F9/06 | .应用存入的程序的，即应用处理设备的内部存储来接收程序并保持程序的 |
| ----------G06F9/22 | ..微控制或微程序装置 |
| ------------G06F9/38 | ...并行执行指令的，例如，流水线、超前锁定 |