基本信息:
- 专利标题： 形成电路化叠层结构和多层印刷电路板的方法及嵌入式电路结构
- 专利标题（英）：Method for forming circuit folded structure and multilayer printed circuit board and built-in type circuit structure
- 申请号：CN00131872.1 申请日：2000-09-22
- 公开(公告)号：CN1254162C 公开(公告)日：2006-04-26
- 发明人： 理查德·W·卡彭特
- 申请人： 莫顿国际公司
- 申请人地址： 美国伊利诺斯州
- 专利权人： 莫顿国际公司
- 当前专利权人： 莫顿国际公司
- 当前专利权人地址： 美国伊利诺斯州
- 代理机构： 上海专利商标事务所有限公司
- 代理人： 范征
- 优先权： 09/404,496 1999.09.23 US
- 主分类号： H05K3/46
- IPC分类号： H05K3/46 ; H05K1/16 ; H01L23/64
摘要：
形成薄型电路结构，包括导电电路轨迹、集总电感和集总电阻。第一层叠结构包括导电金属箔，其上有一层可嵌入绝缘材料。第二层叠结构包括导电金属箔，其一侧有一层电阻材料，电阻材料层的厚度薄于可嵌入绝缘材料层。电阻材料层电路化形成电阻块，两个结构被叠层到一起，使电阻块嵌入绝缘材料层中。金属箔层之一被电路化，来提供电路轨迹、可选电感绕组和电容极板。嵌入绝缘叠层中的金属箔为进一步加工结构提供支持。另一金属箔然后电路化，来提供电路轨迹等。一侧的轨迹与电阻材料块连接来提供电阻。
公开/授权文献:
- CN1303229A 薄型集成电阻和电容和电感组件及其制作方法 公开/授权日：2001-07-11
IPC结构图谱:
| H | 电学 |
| --H05 | 其他类目不包含的电技术 |
| ----H05K | 印刷电路；电设备的外壳或结构零部件；电气元件组件的制造 |
| ------H05K3/00 | 用于制造印刷电路的设备或方法 |
| --------H05K3/46 | .多层电路的制造 |