基本信息:
- 专利标题： 一种CMOS后道工艺兼容的新型存储器的阵列架构及其制备方法
- 申请号：CN202410845248.1 申请日：2024-06-27
- 公开(公告)号：CN118866051A 公开(公告)日：2024-10-29
- 发明人： 蔡一茂 , 罗天阳 , 王宗巍 , 杨高琦 , 黄如
- 申请人： 北京大学
- 申请人地址： 北京市海淀区颐和园路5号
- 专利权人： 北京大学
- 当前专利权人： 北京大学
- 当前专利权人地址： 北京市海淀区颐和园路5号
- 代理机构： 北京万象新悦知识产权代理有限公司
- 代理人： 贾晓玲
- 主分类号： G11C13/00
- IPC分类号： G11C13/00 ; G11C5/02 ; G11C15/04 ; H10B63/10 ; H10B63/00
摘要：
本发明公开一种CMOS后道工艺兼容的新型存储器的阵列架构及其制备方法，属于半导体(Semiconductor)和CMOS混合集成电路技术领域。本发明提出一种基于2T2S2R单元的新型三维存储阵列架构，各存储单元除一个晶体管外还额外拥有一个选通管(Selector)，可有效抑制写入串扰和额外读电流；将各单元通过水平方向的源线(SL)引出，读写电流无需经过较长的晶体管沟道；通过共源线(SL)的方法形成实质上的2T2S2R单元，减小SL的面积开销，从而提高集成密度，与平面1S1R阵列相比，本发明在不显著增大面积开销的同时引入晶体管，能大幅度降低1S1R阵列对于选通管非线性度的要求。