基本信息:
- 专利标题： 存算一体单元结构
- 申请号：CN202410669678.2 申请日：2024-05-27
- 公开(公告)号：CN118571283A 公开(公告)日：2024-08-30
- 发明人： 陈静 , 肖寒 , 赵瑞勇 , 刘玉兰 , 刘源祯 , 陈昊瑜 , 曹永峰 , 邵华
- 申请人： 中国科学院上海微系统与信息技术研究所 , 上海华力集成电路制造有限公司
- 申请人地址： 上海市长宁区长宁路865号
- 专利权人： 中国科学院上海微系统与信息技术研究所,上海华力集成电路制造有限公司
- 当前专利权人： 中国科学院上海微系统与信息技术研究所,上海华力集成电路制造有限公司
- 当前专利权人地址： 上海市长宁区长宁路865号
- 代理机构： 上海浦一知识产权代理有限公司
- 代理人： 郭四华
- 主分类号： G11C11/412
- IPC分类号： G11C11/412 ; G11C11/419 ; G11C7/18 ; G11C7/12 ; G11C7/10 ; G11C5/06
摘要：
本发明公开了一种存算一体单元结构，SRAM存储单元包括由两个CMOS反相器连接形成的存储单元主体电路和单端写入电路，单端写入电路的第一传输管和一个存储节点连接。功能切换单元包括连接在两根读位线之间的两个存储数据控制管，存储数据控制管之间的中间节点和操作信号线之间连接操作信号控制管，两个存储数据控制管的栅极分别连接两个存储节点，操作信号控制管的栅极连接读字线。在存储器配置状态的单端写入状态下，第一传输管导通，写位线上数据写入；在双端读取状态下，操作信号控制管导通，存储节点所存储信息控制两个读位线和操作信号线之间的导通关系并实现读取。本发明能实现单端写入双端读取的存储模式，还能实现多布尔逻辑运算和CAM搜索。
IPC结构图谱:
| G11C11/56 | 组优先于G11C11/02至G11C11/54中各组。 |
| --G11C11/19 | .在谐振电路中应用非线性电抗器件的 |
| ----G11C11/26 | ..应用放电管的 |
| ------G11C11/40 | ...应用晶体管的 |
| --------G11C11/401 | ....形成需要刷新或电荷再生的单元的，即，动态单元的 |
| ----------G11C11/412 | .....只使用场效应晶体管的 |