基本信息:
- 专利标题： 一种基于RISC-V的面向轻量级神经网络的浮点协处理器
- 申请号：CN202410198521.6 申请日：2024-02-22
- 公开(公告)号：CN118446263A 公开(公告)日：2024-08-06
- 发明人： 阎波 , 邓宇志 , 方玉堃 , 肖昕玥 , 何函飞
- 申请人： 电子科技大学
- 申请人地址： 四川省成都市高新区（西区）西源大道2006号
- 专利权人： 电子科技大学
- 当前专利权人： 电子科技大学
- 当前专利权人地址： 四川省成都市高新区（西区）西源大道2006号
- 代理机构： 重庆速腾专利代理事务所(普通合伙)
- 代理人： 李兴洲
- 主分类号： G06N3/063
- IPC分类号： G06N3/063 ; G06N3/0495 ; G06F7/487
摘要：
本发明公开了一种基于RISC‑V的面向轻量级神经网络的浮点协处理器，包括：浮点控制单元模块，用于接收浮点指令并进行后译码，将后译码结果输入浮点指令执行单元模块；浮点指令执行单元模块，用于接收浮点控制单元模块输入的后译码结果，根据后译码结果中的执行指令信息进行浮点指令运算，并将浮点指令运算结果返回浮点控制单元模块；浮点控制状态寄存器模块，用于寄存浮点指令运算过程中产生的异常信息以及确定舍入模式；时钟门控单元模块，用于在浮点协处理器处于空闲状态下，抑制浮点协处理器的时钟控制信号，并使其处于不工作的状态；本发明所提出的一种基于RISC‑V的面向轻量级神经网络的浮点协处理器，通过剪裁RISC‑V浮点除法指令，创建不支持浮点除法指令的浮点协处理器，在保证计算准确性的同时，有效减少支持浮点除法运算所带来的面积和功耗损失，达到了面积、功耗与性能的平衡；其次，在浮点协处理器中加入时钟门控单元，当浮点协处理器处于不工作的闲置状态时，仍可以通过时钟门控单元抑制时钟信号的传递，极大地减少空闲周期内浮点协处理器的动态消耗。
IPC结构图谱:
| G | 物理 |
| --G06 | 计算；推算；计数 |
| ----G06N | 基于特定计算模型的计算机系统 |
| ------G06N3/00 | 基于生物学模型的计算机系统 |
| --------G06N3/02 | .采用神经网络模型 |
| ----------G06N3/06 | ..物理实现，即神经网络、神经元或神经元部分的硬件实现 |
| ------------G06N3/063 | ...采用电的 |