基本信息:
- 专利标题： 多层印刷配线板及其制造方法
- 专利标题（英）：Multilayer printed patch board and method of manufacture
- 申请号：CN99816643.X 申请日：1999-05-13
- 公开(公告)号：CN1182767C 公开(公告)日：2004-12-29
- 发明人： 浅井元雄 , 野田宏太 , 苅谷隆
- 申请人： 揖斐电株式会社
- 申请人地址： 日本岐阜县
- 专利权人： 揖斐电株式会社
- 当前专利权人： 揖斐电株式会社
- 当前专利权人地址： 日本岐阜县
- 代理机构： 北京三友知识产权代理有限公司
- 代理人： 马娅佳
- 国际申请： PCT/JP1999/002488 1999.05.13
- 国际公布： WO2000/070925 JA 2000.11.23
- 进入国家日期： 2001-11-13
- 主分类号： H05K3/46
- IPC分类号： H05K3/46
摘要：
本发明的目的是提出一种采用使非电解镀膜与电解镀膜紧密贴合性优异的半添加法构成导体电路时，不会导致抗镀层的剥离的制造技术方案。本发明的特征是在表面粗糙化的绝缘层上形成导体电路的印刷配线板上，将上述导体电路其绝缘层一侧由非电解镀膜构成，而其相反一侧则由电解镀膜构成，同时，将该绝缘层一侧构成的上述非电解镀膜追随绝缘层的粗糙化的表面形成。此外，该印刷配线板的特征是通过在表面粗糙化的绝缘层上紧接着该绝缘层的粗糙面在绝缘层的粗糙表面形成非电解镀膜的半添加法来制造的。
公开/授权文献:
- CN1350771A 多层印刷配线板及其制造方法 公开/授权日：2002-05-22
IPC结构图谱:
| H | 电学 |
| --H05 | 其他类目不包含的电技术 |
| ----H05K | 印刷电路；电设备的外壳或结构零部件；电气元件组件的制造 |
| ------H05K3/00 | 用于制造印刷电路的设备或方法 |
| --------H05K3/46 | .多层电路的制造 |