
基本信息:
- 专利标题: 用于更新多GPU配置中的存储器侧高速缓存的系统和方法
- 申请号:CN202311777921.4 申请日:2020-03-14
- 公开(公告)号:CN117689531A 公开(公告)日:2024-03-12
- 发明人: A·考克 , J·雷 , A·阿南塔拉曼 , V·安德烈 , A·阿普 , S·科尔曼 , N·加洛泊凡博列斯 , V·乔治 , P·开 , S·金 , M·麦克弗森 , S·马余兰 , E·乌尔德-阿迈德-瓦尔 , V·兰加纳坦 , J·瓦莱里奥
- 申请人: 英特尔公司
- 申请人地址: 美国加利福尼亚州
- 专利权人: 英特尔公司
- 当前专利权人: 英特尔公司
- 当前专利权人地址: 美国加利福尼亚州
- 代理机构: 上海专利商标事务所有限公司
- 代理人: 陈依心; 黄嵩泉
- 优先权: 62/819,435 20190315 US 62/819,435 20190315 US 62/819,435 20190315 US
- 主分类号: G06T1/20
- IPC分类号: G06T1/20 ; G06T1/60 ; G06F12/0877
摘要:
本文公开了用于更新多GPU配置中的远程存储器侧高速缓存的系统和方法。在一个实施例中,用于多片架构的图形处理器包括:第一图形处理单元(GPU)(2810),该第一GPU具有第一存储器(2870‑1)、第一存储器侧高速缓存存储器(2880‑1)、第一通信结构(2860‑1)和第一存储器管理单元(MMU)(2855‑1)。图形处理器包括第二GPU(2820),该第二GPU具有第二存储器(2870‑2)、第二存储器侧高速缓存存储器(2880‑2)、第二MMU(2855‑2)和第二通信结构(2860‑2),第二通信结构通信地耦合至第一通信结构。第一MMU配置成用于控制对第一存储器的存储器请求,更新第一存储器中的内容,更新第一存储器侧高速缓存存储器中的内容,并且确定是否更新第二存储器侧高速缓存存储器中的内容。
IPC结构图谱:
G | 物理 |
--G06 | 计算;推算;计数 |
----G06T | 一般的图像数据处理或产生 |
------G06T1/00 | 通用图像数据处理 |
--------G06T1/20 | .处理器结构;处理器配置,例如流水线 |