基本信息:
- 专利标题： 叠栅电容测试结构的制造方法和叠栅电容测试结构
- 申请号：CN202311248372.1 申请日：2023-09-26
- 公开(公告)号：CN117395996A 公开(公告)日：2024-01-12
- 发明人： 程国庆 , 刘宪周 , 周海洋 , 王会一 , 沈权豪
- 申请人： 华虹半导体(无锡)有限公司 , 上海华虹宏力半导体制造有限公司
- 申请人地址： 江苏省无锡市新吴区新洲路30号
- 专利权人： 华虹半导体(无锡)有限公司,上海华虹宏力半导体制造有限公司
- 当前专利权人： 华虹半导体(无锡)有限公司,上海华虹宏力半导体制造有限公司
- 当前专利权人地址： 江苏省无锡市新吴区新洲路30号
- 代理机构： 上海浦一知识产权代理有限公司
- 代理人： 赵薇
- 主分类号： H10B41/42
- IPC分类号： H10B41/42 ; H10B41/40 ; H01L23/544
摘要：
本申请涉及半导体集成电路制造技术领域，具体涉及一种叠栅电容测试结构的制造方法和叠栅电容测试结构。其中，方法包括提供半导体基底层，所述半导体基底层上形成隧穿介质层和浮栅多晶硅层；在所述浮栅多晶硅层上依次形成叠栅间介质层和控制栅多晶硅层；刻蚀所述叠栅结构形成第一接触环槽；剩余叠栅结构中的控制栅多晶硅层包括被所述第一接触环槽包围的岛部和位于所述第一接触环槽外的环部；制作互连结构，所述互连结构包括多根浮栅互连线和多根控制栅互连线；所述浮栅互连线向下与所述浮栅多晶硅接触；所述控制栅互连线向下与所述控制栅多晶硅接触。其中，该结构是由上述方法制作而成。
IPC结构图谱:
| H | 电学 |
| --H10 | 半导体器件；其他类目中不包括的电固体器件 |
| ----H10B | 电存储器件 |
| ------H10B41/00 | 具有浮栅的电可擦除和可编程只读存储器 |
| --------H10B41/20 | .以三维布置为特征的，例如，单元胞在不同的高度层 |
| ----------H10B41/42 | ..外围区和存储单元同时制造 |