
基本信息:
- 专利标题: 掩埋异质结器件及其制备方法
- 申请号:CN202111232392.0 申请日:2021-10-22
- 公开(公告)号:CN113991419B 公开(公告)日:2023-12-15
- 发明人: 马钰 , 李媛媛 , 李伟江 , 梁平 , 胡颖 , 刘俊岐 , 王利军 , 张锦川 , 刘舒曼 , 卓宁 , 翟慎强 , 刘峰奇
- 申请人: 中国科学院半导体研究所
- 申请人地址: 北京市海淀区清华东路甲35号
- 专利权人: 中国科学院半导体研究所
- 当前专利权人: 中国科学院半导体研究所
- 当前专利权人地址: 北京市海淀区清华东路甲35号
- 代理机构: 中科专利商标代理有限责任公司
- 代理人: 樊晓
- 主分类号: H01S5/024
- IPC分类号: H01S5/024 ; H01S5/0235 ; H01S5/20 ; H01S5/22 ; H01S5/34 ; H01S5/343
摘要:
本发明公开了掩埋异质结器件及其制备方法,该方法包括:在衬底上依次生长第一掺杂层、有源层、第二掺杂层、第一二氧化硅层;在第一二氧化硅层上制作填充窗口;将该窗口腐蚀至第一掺杂层上表面,形成沟槽并填充掩埋材料;通过腐蚀形成辅助脊;第一掺杂层和辅助脊上生长第二二氧化硅层;通过腐蚀在第二二氧化硅层上制备发光脊;在发光脊和辅助脊上分别制作沉积金属窗口;在该窗口内生长欧姆接触并制作第一正面金属电极;经处理之后,在衬底底部制作背面金属电极,解理处理后,得到芯片本体;在第一热沉材料表面制作第二正面金属电极;将芯片本体倒置烧结到第一热沉材料上;将带有芯片本体的第一热沉材料烧结到第二热沉材料上,得到掩埋异质结器件。
公开/授权文献:
- CN113991419A 掩埋异质结器件及其制备方法 公开/授权日:2022-01-28