
基本信息:
- 专利标题: 一种基于FPGA的多片高速DAC同步系统
- 申请号:CN202110871509.3 申请日:2021-07-30
- 公开(公告)号:CN113708764B 公开(公告)日:2023-12-12
- 发明人: 靳凡 , 胡西阁 , 王瑞 , 张伟 , 李福 , 李召 , 李虎
- 申请人: 西安空间无线电技术研究所
- 申请人地址: 陕西省西安市长安区航天基地东长安街504号
- 专利权人: 西安空间无线电技术研究所
- 当前专利权人: 西安空间无线电技术研究所
- 当前专利权人地址: 陕西省西安市长安区航天基地东长安街504号
- 代理机构: 中国航天科技专利中心
- 代理人: 杨春颖
- 主分类号: H03M1/12
- IPC分类号: H03M1/12
摘要:
本发明公开了一种基于FPGA的多片高速DAC同步系统,包括:同步检测模块,用于对若干片高速DAC器件进行同步性检测,根据同步性检测结果,生成并输出复位使能信号;以及,生成并输出相位调整信号;DAC复位模块,用于复位信号RST的产生与相位调整;数据相位调整模块,用于根据相位调整信号对各高速DAC器件的输入数据进行相位调整;采样时钟产生模块,用于产生各高速DAC器件的采样时钟和FPGA的数据时钟;高速DAC器件,用于在相位调整后的复位信号的驱动下进行复位;以及,在采样时钟控制下,对相位调整后的输入数据进行数模转换后输出。本发明实现了多片高速DAC器件的快速同步,实时保证高速DAC器件对输入数据的正确采样。
公开/授权文献:
- CN113708764A 一种基于FPGA的多片高速DAC同步系统 公开/授权日:2021-11-26
IPC结构图谱:
H | 电学 |
--H03 | 基本电子电路 |
----H03M | 一般编码、译码或代码转换 |
------H03M1/00 | 模/数转换;数/模转换 |
--------H03M1/12 | .模/数转换器 |