基本信息:
- 专利标题： 集成芯片及其设计和制造方法
- 申请号：CN202110014641.2 申请日：2021-01-06
- 公开(公告)号：CN113284886A 公开(公告)日：2021-08-20
- 发明人： 张永丰 , 杨宝如 , 张育荣 , 李宗吉 , 谢东衡 , 许峻嘉
- 申请人： 台湾积体电路制造股份有限公司
- 申请人地址： 中国台湾新竹
- 专利权人： 台湾积体电路制造股份有限公司
- 当前专利权人： 台湾积体电路制造股份有限公司
- 当前专利权人地址： 中国台湾新竹
- 代理机构： 北京德恒律治知识产权代理有限公司
- 代理人： 章社杲; 李伟
- 优先权： 62/978,443 20200219 US 16/902,636 20200616 US
- 主分类号： H01L27/02
- IPC分类号： H01L27/02 ; G06F30/392
摘要：
集成芯片的有源器件区上的多段线的阵列延伸，以在相邻的隔离区域上形成伪器件结构。所得的伪器件结构是具有与有源器件区上的多段线的阵列相同的线宽度、线间距和节距的多段线的阵列。伪器件结构的多段线与有源器件区上的多段线在网格上。由于伪器件结构由与有源器件区上的多段线在网格上的多段线形成，所以伪器件结构可以比可能的情况更接近有源器件区。伪器件结构与有源器件区的所得接近度提高了抗凹陷性能，并且减小集成芯片上的空白空间。本发明的实施例涉及集成芯片及其设计和制造方法。