![验证逻辑电路中的路径的方法、系统和介质](/CN/2021/1/68/images/202110343219.jpg)
基本信息:
- 专利标题: 验证逻辑电路中的路径的方法、系统和介质
- 申请号:CN202110343219.1 申请日:2021-03-30
- 公开(公告)号:CN112906345B 公开(公告)日:2022-10-04
- 发明人: 栾晓琨 , 边少鲜 , 黄薇 , 孙永丰 , 蒋剑锋 , 邓宇 , 陈占之 , 金文江 , 王翠娜 , 唐涛
- 申请人: 天津飞腾信息技术有限公司
- 申请人地址: 天津市滨海新区海洋高新技术开发区信安创业广场5号楼
- 专利权人: 天津飞腾信息技术有限公司
- 当前专利权人: 飞腾信息技术有限公司
- 当前专利权人地址: 天津市滨海新区海洋高新技术开发区信安创业广场5号楼
- 代理机构: 北京市柳沈律师事务所
- 代理人: 万里晴
- 主分类号: G06F30/398
- IPC分类号: G06F30/398
摘要:
提供验证逻辑电路中的路径的方法、系统和介质。该验证逻辑电路中的路径的方法包括:确定在可测性设计DFT模式下要测试的多个第一路径;确定在功能模式下要测试的多个第二路径;确定在所述多个第一路径和所述多个第二路径中的不需要在功能模式下达到最优性能的第三路径;在功能模式下对所述第三路径设置时序约束,使得所述第三路径在a个时钟周期内达到目标性能,其中a小于或等于功能模式下的时钟频率与DFT模式下的时钟频率的比值、且a是正整数。如此,第三路径不需要在功能模式的较短时钟周期期间为了时序收敛而被过度优化,节约了对第三路径进行功能模式下的过度优化而产生的时间成本、资源成本等,提高了芯片设计效率。
公开/授权文献:
- CN112906345A 验证逻辑电路中的路径的方法、系统、介质和程序产品 公开/授权日:2021-06-04
IPC结构图谱:
G06F30/398 | 设计验证或优化,例如:使用设计规则检查 |