基本信息:
- 专利标题： 多核SoC芯片的自动化验证方法、系统及装置
- 申请号：CN202011334559.X 申请日：2020-11-24
- 公开(公告)号：CN112580295A 公开(公告)日：2021-03-30
- 发明人： 黎金旺 , 张彦欣 , 贺龙龙 , 宁振海 , 杨小坤 , 李德建 , 杨立新 , 谭浪 , 白志华 , 刘胜 , 唐志军 , 李智诚
- 申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网福建省电力有限公司 , 国网福建省电力有限公司电力科学研究院 , 国家电网有限公司
- 申请人地址： 北京市海淀区西小口路66号中关村东升科技园A区3号楼; ; ; ;
- 专利权人： 北京智芯微电子科技有限公司,国网信息通信产业集团有限公司,国网福建省电力有限公司,国网福建省电力有限公司电力科学研究院,国家电网有限公司
- 当前专利权人： 北京智芯微电子科技有限公司,国网信息通信产业集团有限公司,国网福建省电力有限公司,国网福建省电力有限公司电力科学研究院,国家电网有限公司
- 当前专利权人地址： 北京市海淀区西小口路66号中关村东升科技园A区3号楼; ; ; ;
- 代理机构： 北京润平知识产权代理有限公司
- 代理人： 肖冰滨; 王晓晓
- 主分类号： G06F30/398
- IPC分类号： G06F30/398 ; G06F30/394 ; G06F30/392 ; G06F30/327 ; G06F115/02 ; G06F117/08
摘要：
本发明提供一种多核SoC芯片的自动化验证方法、系统及装置，属于芯片测试验证技术领域。所述方法包括：分割多核SoC芯片的数字电路的代码；综合分割的数字电路的代码为与至少两片FPGA芯片对应的网表；根据所述网表，对所述至少两片FPGA芯片的电路镜像进行布局布线，布局布线后生成硬件待验证文件；部署所述硬件待验证文件至具有所述至少两片FPGA芯片的验证系统；编译所述多核SoC芯片的多核处理器程序代码，编译后获得软件待验证文件；部署所述软件待验证文件至所述验证系统，对部署后的验证系统执行所述多核SoC芯片流片前的验证。本发明可用于SoC或MCU的芯片流片前原型验证。
公开/授权文献:
- CN112580295B 多核SoC芯片的自动化验证方法、系统及装置 公开/授权日：2022-07-05
IPC结构图谱:
| G06F30/398 | 设计验证或优化，例如：使用设计规则检查 |