
基本信息:
- 专利标题: 半导体器件及其形成方法
- 申请号:CN201811292332.6 申请日:2018-11-01
- 公开(公告)号:CN109755192B 公开(公告)日:2021-01-22
- 发明人: 黄育智 , 赖季晖 , 吴邦立 , 曾英诚 , 郭婷婷 , 戴志轩 , 蔡豪益 , 王垂堂 , 刘重希 , 余振华 , 刘家宏
- 申请人: 台湾积体电路制造股份有限公司
- 申请人地址: 中国台湾新竹
- 专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人: 台湾积体电路制造股份有限公司
- 当前专利权人地址: 中国台湾新竹
- 代理机构: 北京德恒律治知识产权代理有限公司
- 代理人: 章社杲; 李伟
- 优先权: 62/580,885 2017.11.02 US
- 主分类号: H01L23/31
- IPC分类号: H01L23/31 ; H01L23/528 ; H01L23/498
摘要:
半导体封装件包括集成无源器件(IPD),集成无源器件(IPD)包括位于第一衬底上方的一个或多个无源器件;以及位于一个或多个无源器件上方并且电连接至一个或多个无源器件的金属化层,其中,金属化层的最顶部金属化层包括多个第一导电图案;以及与导电图案的多个第一导电图案交错的多个第二导电图案。IPD也包括位于最顶部金属化层上方的第一凸块下金属(UBM)结构,其中,第一UBM结构包括多个第一导电带,多个第一导电带的每个均电连接至多个第一导电图案中的相应的一个;多个第二导电带与多个第一导电带交错,多个第二导电带的每个均电连接至多个第二导电图案中的相应的一个。本发明实施例涉及半导体器件及其形成方法。
公开/授权文献:
- CN109755192A 半导体器件及其形成方法 公开/授权日:2019-05-14
IPC结构图谱:
H | 电学 |
--H01 | 基本电气元件 |
----H01L | 半导体器件;其他类目未包含的电固体器件 |
------H01L23/00 | 半导体或其他固态器件的零部件 |
--------H01L23/02 | .容器;封接 |
----------H01L23/31 | ..按配置特点进行区分的 |