基本信息:
- 专利标题： 在边缘包括侧垫的封装基板、芯片堆叠、半导体封装及包括其的存储器模块
- 申请号：CN201680042425.6 申请日：2016-08-01
- 公开(公告)号：CN108140636A 公开(公告)日：2018-06-08
- 发明人： 宋永僖 , 李赫 , 宋基洪 , 郑准熙 , 尹圣植
- 申请人： 宋永僖 , 李赫 , 宋基洪 , 郑准熙
- 申请人地址： 韩国京畿道城南市盆唐区亭子一路248,603洞205号(亭子洞,公园眺望)
- 专利权人： 宋永僖,李赫,宋基洪,郑准熙
- 当前专利权人： 宋永僖,李赫,宋基洪,郑准熙
- 当前专利权人地址： 韩国京畿道城南市盆唐区亭子一路248,603洞205号(亭子洞,公园眺望)
- 代理机构： 北京同立钧成知识产权代理有限公司
- 代理人： 杨贝贝; 臧建明
- 优先权： 10-2015-0108804 2015.07.31 KR
- 国际申请： PCT/KR2016/008434 2016.08.01
- 国际公布： WO2017/023060 KO 2017.02.09
- 进入国家日期： 2018-01-18
- 主分类号： H01L25/065
- IPC分类号： H01L25/065 ; H01L25/07 ; H01L23/495 ; H01L23/28 ; H01L23/488 ; H01L23/00 ; H01L25/11
摘要：
本发明的半导体封装包括：集成基板；底部芯片堆叠，安装在所述集成基板上，以芯片上芯片方式层叠有多个存储器半导体管芯，以负责整个存储器容量的一部分；至少一个顶部芯片堆叠，安装在所述底部芯片堆叠上，层叠有多个存储器半导体管芯，以负责整个存储器容量的剩余部分；集成电线，用于使所述底部芯片堆叠与所述顶部芯片堆叠电连接；及集成保护部件，用于密封所述集成电线。
摘要（英）：
The semiconductor package according to the present invention comprises: an integrated substrate; a bottom chip stack, which is mounted on the integrated substrate, has multiple memory semiconductor dies stacked chip-on-chip, and takes charge of a part of the whole memory capacity; at least one top chip stack, which is mounted on the bottom package, has multiple memory semiconductor dies mounted therein, and takes charge of the rest of the whole memory capacity; an integration wire for electrically connecting the bottom chip stack and the top chip stack(s); and an integration protection member for sealing the integration wire.
公开/授权文献:
- CN108140636B 半导体封装、半导体堆叠封装及存储器模块 公开/授权日：2022-04-26
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L25/00 | 由多个单个半导体或其他固态器件组成的组装件 |
| --------H01L25/03 | .所有包含在H01L27/00至H01L51/00各组中同一小组内的相同类型的器件，例如整流二极管的组装件 |
| ----------H01L25/04 | ..不具有单独容器的器件 |
| ------------H01L25/065 | ...包含在H01L27/00组类型的器件 |