
基本信息:
- 专利标题: 存储器阵列及其读、编程、擦除操作方法
- 申请号:CN201610788897.8 申请日:2016-08-31
- 公开(公告)号:CN107799146B 公开(公告)日:2020-06-09
- 发明人: 彭家旭 , 倪昊 , 汤天申 , 周耀
- 申请人: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
- 申请人地址: 上海市浦东新区张江路18号;
- 专利权人: 中芯国际集成电路制造(上海)有限公司,中芯国际集成电路制造(北京)有限公司
- 当前专利权人: 中芯国际集成电路制造(上海)有限公司,中芯国际集成电路制造(北京)有限公司
- 当前专利权人地址: 上海市浦东新区张江路18号;
- 代理机构: 北京集佳知识产权代理有限公司
- 代理人: 张振军; 吴敏
- 主分类号: G11C16/10
- IPC分类号: G11C16/10 ; G11C16/14 ; G11C16/26
摘要:
一种存储器阵列及其读、编程、擦除操作方法,存储器阵列包括多个存储列,每一存储列包括多个闪存单元;多个存储列划分成至少两个块,相邻块之间至少设置一源下拉列;源下拉列包括多个闪存单元;源下拉列中每一闪存单元的选择栅和多个存储列中与其处于同一行的闪存单元耦接至同一字线;源下拉列中每一闪存单元的控制栅和多个存储列中与其处于同一行的闪存单元耦接至同一控制栅线;源下拉列中每一闪存单元的擦除栅和多个存储列中与其处于同一行的闪存单元耦接至同一擦除栅线;源下拉列中每一闪存单元的源极耦接至多个存储列中与其处于同一行的闪存单元的源极;源下拉列中的每一闪存单元的漏极接收下拉控制信号。本发明可提高存储器阵列的读性能。
公开/授权文献:
- CN107799146A 存储器阵列及其读、编程、擦除操作方法 公开/授权日:2018-03-13
IPC结构图谱:
G | 物理 |
--G11 | 信息存储 |
----G11C | 静态存储器 |
------G11C16/00 | 可擦除可编程序只读存储器 |
--------G11C16/02 | .电可编程序的 |
----------G11C16/06 | ..辅助电路,例如,用于写入存储器的 |
------------G11C16/10 | ...编程或数据输入电路 |