
基本信息:
- 专利标题: 一种基于总线分割的数字ΣΔ调制器
- 申请号:CN201710822019.8 申请日:2017-09-13
- 公开(公告)号:CN107623523B 公开(公告)日:2020-11-17
- 发明人: 吴建辉 , 陈怀昊 , 黄成 , 李红
- 申请人: 东南大学 , 东南大学—无锡集成电路技术研究所
- 申请人地址: 江苏省南京市江宁区东南大学路2号
- 专利权人: 东南大学,东南大学—无锡集成电路技术研究所
- 当前专利权人: 东南大学,东南大学—无锡集成电路技术研究所
- 当前专利权人地址: 江苏省南京市江宁区东南大学路2号
- 代理机构: 南京瑞弘专利商标事务所
- 代理人: 沈廉
- 主分类号: H03M3/00
- IPC分类号: H03M3/00
摘要:
本发明公开了一种基于总线分割的数字ΣΔ调制器,包括一阶误差反馈调制器和三阶MASH结构调制器;输入信号总线Xin(z)分割为高M位XM(z)和低L位XL(z)两部分,低位XL(z)输入一阶调制器,其输出同高位XM(z)相加作为三阶调制器的输入,三阶MASH结构调制器将前一级量化噪声信号和输出信号均传递给后一级,等效为在MASH结构的第二级和第三极的输入端添加最低位一比特抖动信号,打破原有的周期性,以此增长输出序列周期,同时在保证输入信号位宽一定情况下,降低了整体电路的硬件开销和功耗。
公开/授权文献:
- CN107623523A 一种基于总线分割的数字ΣΔ调制器 公开/授权日:2018-01-23
IPC结构图谱:
H | 电学 |
--H03 | 基本电子电路 |
----H03M | 一般编码、译码或代码转换 |
------H03M3/00 | 模拟值转换到差分调制或相反转换 |