基本信息:
- 专利标题： 用于高性能功率高效的可编程图像处理的架构
- 专利标题（英）：ARCHITECTURE FOR HIGH PERFORMANCE, POWER EFFICIENT, PROGRAMMABLE IMAGE PROCESSING
- 申请号：CN201680019775.0 申请日：2016-04-06
- 公开(公告)号：CN107438860A 公开(公告)日：2017-12-05
- 发明人： 朱秋玲 , 奥弗尔·莎查姆 , 阿尔伯特·迈克斯纳 , 杰森·鲁珀特·莱德格雷夫 , 丹尼尔·弗雷德里克·芬舍尔施泰因 , 戴维·帕特森 , 尼斯·德赛 , 唐纳德·斯塔克 , 爱德华·T·张 , 威廉·R·马克
- 申请人： 谷歌公司
- 申请人地址： 美国加利福尼亚州
- 专利权人： 谷歌公司
- 当前专利权人： 谷歌有限责任公司
- 当前专利权人地址： 美国加利福尼亚州
- 代理机构： 中原信达知识产权代理有限责任公司
- 代理人： 李兰; 周亚荣
- 优先权： 14/694,828 20150423 US
- 国际申请： PCT/US2016/026221 2016.04.06
- 国际公布： WO2016/171909 EN 2016.10.27
- 进入国家日期： 2017-09-29
- 主分类号： G06T1/20
- IPC分类号： G06T1/20 ; G06T1/60 ; H04N5/14
An apparatus is described. The apparatus includes an image processing unit. The image processing unit includes a network. The image processing unit includes a plurality of stencil processor circuits each comprising an array of execution unit lanes coupled to a two-dimensional shift register array structure to simultaneously process multiple overlapping stencils through execution of program code. The image processing unit includes a plurality of sheet generators respectively coupled between the plurality of stencil processors and the network. The sheet generators are to parse input line groups of image data into input sheets of image data for processing by the stencil processors, and, to form output line groups of image data from output sheets of image data received from the stencil processors. The image processing unit includes a plurality of line buffer units coupled to the network to pass line groups in a direction from producing stencil processors to consuming stencil processors to implement an overall program flow.
公开/授权文献:
- CN107438860B 用于高性能功率高效的可编程图像处理的架构 公开/授权日：2021-03-23
IPC结构图谱:
| G | 物理 |
| --G06 | 计算；推算；计数 |
| ----G06T | 一般的图像数据处理或产生 |
| ------G06T1/00 | 通用图像数据处理 |
| --------G06T1/20 | .处理器结构；处理器配置，例如流水线 |