
基本信息:
- 专利标题: 一种基于FPGA的IED双通道数据传输和双逻辑校验系统及方法
- 申请号:CN201610797331.1 申请日:2016-08-31
- 公开(公告)号:CN106452668B 公开(公告)日:2020-08-11
- 发明人: 安永帅 , 杨智德 , 李刚 , 郑拓夫 , 牟涛 , 赵应兵 , 闫志辉 , 尹明
- 申请人: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
- 申请人地址: 河南省许昌市许继大道1298号
- 专利权人: 许继集团有限公司,许继电气股份有限公司,许昌许继软件技术有限公司,国家电网公司
- 当前专利权人: 许继集团有限公司,许继电气股份有限公司,许昌许继软件技术有限公司,国家电网公司
- 当前专利权人地址: 河南省许昌市许继大道1298号
- 代理机构: 郑州睿信知识产权代理有限公司
- 代理人: 崔旭东
- 主分类号: H04L1/00
- IPC分类号: H04L1/00 ; H04L1/22
摘要:
本发明公开了一种基于FPGA的IED双通道数据传输解析和双逻辑校验系统及方法,系统包括PL模块、PS模块和MIO;PL包括两个互相独立的AXI互联通道:主AXI互联通道和备用AXI互联通道;PS包括一个双核CPU:主CPU核和备用CPU核;MIO包括两个独立的外部网口:主外部网口和备用外部网口;主AXI互联通道与主CPU核相连,再与主外部网口相连,构成主通道;备用AXI互联通道与备用CPU核相连,再与备用外部网口相连,构成备用通道。该系统及方法在不改变现有智能变电站设计和运维模式的情况下,提高了IED的实时数据交互能力。当主通道发生故障引起主通道数据逻辑校验错误时,将备用数据通过内部互联切换到主通道的路径中继续发送,提高了IED对内部芯片或器件的容错能力。
公开/授权文献:
- CN106452668A 一种基于FPGA的IED双通道数据传输和双逻辑校验系统及方法 公开/授权日:2017-02-22
IPC结构图谱:
H | 电学 |
--H04 | 电通信技术 |
----H04L | 数字信息的传输,例如电报通信 |
------H04L1/00 | 检测或防止收到信息中的差错的装置 |