基本信息:
- 专利标题： 具有掺杂的外延区域的半导体器件及其制造方法
- 申请号：CN201510829787.7 申请日：2010-11-29
- 公开(公告)号：CN105470287B 公开(公告)日：2020-07-14
- 发明人： A·S·默西 , D·B·奥贝蒂内 , T·加尼 , A·J·派特
- 申请人： 英特尔公司
- 申请人地址： 美国加利福尼亚
- 专利权人： 英特尔公司
- 当前专利权人： 英特尔公司
- 当前专利权人地址： 美国加利福尼亚
- 代理机构： 中国专利代理(香港)有限公司
- 代理人： 姜冰; 杨美灵
- 优先权： 12/643,912 2009.12.21 US
- 主分类号： H01L29/423
- IPC分类号： H01L29/423 ; H01L29/66 ; H01L29/78
摘要：
本发明涉及一种具有掺杂的外延区域的半导体器件及其制造方法。本发明的实施例描述了半导体器件上的外延区域。在一个实施例中，通过循环的沉积‑蚀刻工艺来在衬底上沉积所述外延区域。用外延帽层来回填在循环的沉积‑蚀刻工艺期间在间隔体下方产生的空腔。所述外延区域和外延帽层改善了沟道区域的电子迁移率，减小了短沟道效应并降低了寄生电阻。
公开/授权文献:
- CN105470287A 具有掺杂的外延区域的半导体器件及其制造方法 公开/授权日：2016-04-06
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L29/00 | 专门适用于整流、放大、振荡或切换，并具有至少一个电位跃变势垒或表面势垒的半导体器件；具有至少一个电位跃变势垒或表面势垒，例如PN结耗尽层或载流子集结层的电容器或电阻器；半导体本体或其电极的零部件 |
| --------H01L29/02 | .按其半导体本体的特征区分的 |
| ----------H01L29/41 | ..以其形状、相对尺寸或位置为特征的 |
| ------------H01L29/423 | ...不通有待整流、放大或切换电流的 |