基本信息:
- 专利标题： 高速串行器/解串器通道上的时分复用数据聚合
- 专利标题（英）：Time-Division Multiplexing Data Aggregation Over High Speed Serializer/Deserializer Lane
- 申请号：CN201510405908.5 申请日：2015-07-10
- 公开(公告)号：CN105406931A 公开(公告)日：2016-03-16
- 发明人： 斯蒂芬·克吕克 , 阿明·亚赫 , 莱因霍德·霍费尔
- 申请人： 雅特生嵌入式计算有限公司
- 申请人地址： 美国亚利桑那州
- 专利权人： 雅特生嵌入式计算有限公司
- 当前专利权人： 雅特生嵌入式计算有限公司
- 当前专利权人地址： 美国亚利桑那州
- 代理机构： 北京德琦知识产权代理有限公司
- 代理人： 柴德海; 康泉
- 优先权： 14/482,295 2014.09.10 US
- 主分类号： H04J3/02
- IPC分类号： H04J3/02
摘要：
本文公开高速串行器/解串器通道上的时分复用数据聚合。一种数字信号接口包括复用器，该复用器被耦接用于从微处理器、微控制器或现场可编程门阵列(FPGA)中至少一个接收多个数据信号，该复用器复用多个数据信号。该接口进一步包括串行器/解串器(SerDes)收发机，该串行器/解串器(SerDes)收发机被耦接用于接收所复用的多个数据信号，该SerDes收发机串行化所复用的多个数据信号并发送所串行化的多个数据信号。
摘要（英）：
A digital signal interface includes a multiplexer coupled to receive a plurality of data signals from at least one of a microprocessor, a microcontroller, or a field-programmable gate array (FPGA), the multiplexer multiplexing the plurality of data signals. The interface further includes a serializer/deserializer (SerDes) transceiver coupled to receive the multiplexed data signals, the SerDes transceiver serializing the multiplexed data signals and transmitting the serialized data signals.
公开/授权文献:
- CN105406931B 高速串行器/解串器通道上的时分复用数据聚合 公开/授权日：2018-08-28