基本信息:
- 专利标题： 栅极层沉积之后的退火方法
- 申请号：CN201110399418.0 申请日：2011-12-01
- 公开(公告)号：CN102881575B 公开(公告)日：2016-03-23
- 发明人： 蔡俊雄 , 于雄飞 , 黄玉莲 , 林大文
- 申请人： 台湾积体电路制造股份有限公司
- 申请人地址： 中国台湾新竹
- 专利权人： 台湾积体电路制造股份有限公司
- 当前专利权人： 台湾积体电路制造股份有限公司
- 当前专利权人地址： 中国台湾新竹
- 代理机构： 北京德恒律师事务所
- 代理人： 陆鑫; 房岭梅
- 优先权： 13/183,909 2011.07.15 US
- 主分类号： H01L21/28
- IPC分类号： H01L21/28
摘要：
本发明涉及一种在栅极介电层沉积之后的多阶段预热的高温退火工艺，该工艺减小了界面态的数量，并且改进了p-型金属氧化物半导体晶体管(PMOS)的负偏压温度不稳定性(NTBI)性能。该栅极介电层可以包括界面氧化物层和高-k介电层。该多阶段预热被设计为降低掺杂剂的钝化以及用于改进界面氧化物层和高-k介电层之间的相互混合。高温退火用于减小位于硅衬底和界面氧化物层之间的界面处的界面态的数量。本发明还提供了一种栅极层沉积之后的退火方法。
摘要（英）：
Multi-stage preheat high-temperature anneal processes after the deposition of the gate dielectric layer(s) reduce the number of interfacial sites and improve the negative bias temperature instability (NTBI) performance of a p-type metal-oxide-semiconductor transistor (PMOS). The gate dielectric layers may include an interfacial oxide layer and a high-k dielectric layer. The multi-stage preheat is designed to reduce dopant deactivation and to improve inter-mixing between the interfacial oxide layer and the high-k dielectric layer. The high-temperature anneal is used to reduce the number of interfacial sites at the interface between the silicon substrate and the interfacial oxide layer.
公开/授权文献:
- CN102881575A 栅极层沉积之后的退火方法 公开/授权日：2013-01-16
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/02 | .半导体器件或其部件的制造或处理 |
| ----------H01L21/027 | ..未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜 |
| ------------H01L21/18 | ...器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料 |
| --------------H01L21/28 | ....用H01L21/20至H01L21/268各组不包含的方法或设备在半导体材料上制造电极的 |