基本信息:
- 专利标题： 半导体集成电路装置及其设计方法
- 专利标题（英）：Semiconductor integrated circuit device and method for designing same
- 申请号：CN201080010258.X 申请日：2010-01-27
- 公开(公告)号：CN102341905A 公开(公告)日：2012-02-01
- 发明人： 横山贤司
- 申请人： 松下电器产业株式会社
- 申请人地址： 日本大阪府
- 专利权人： 松下电器产业株式会社
- 当前专利权人： 松下电器产业株式会社
- 当前专利权人地址： 日本大阪府
- 代理机构： 中科专利商标代理有限责任公司
- 代理人： 汪惠民
- 优先权： 2009-140880 2009.06.12 JP
- 国际申请： PCT/JP2010/000442 2010.01.27
- 国际公布： WO2010/143326 JA 2010.12.16
- 进入国家日期： 2011-09-02
- 主分类号： H01L21/822
- IPC分类号： H01L21/822 ; H01L21/3205 ; H01L21/60 ; H01L21/82 ; H01L23/12 ; H01L23/52 ; H01L27/04
摘要：
本发明公开了一种半导体集成电路装置及其设计方法。该半导体集成电路装置具有：具有多个输出入单元(105)的半导体芯片(100)、形成在半导体芯片的表面上的多个焊盘(101)、(102)、形成在半导体芯片的表面上且电连接多个输出入单元(105)中的至少一部分输出入单元(105)和多个焊盘(101)、(102)中的至少一部分焊盘(101)、(102)的焊盘间布线(103)、(104)。多个焊盘(101)、(102)在半导体芯片的中央部布置为四方格状且在半导体芯片的四个角部中的至少一个角部布置为千鸟格状。
摘要（英）：
Provided is a semiconductor integrated circuit device which has: a semiconductor chip (100) having a plurality of input/output cells (105); a plurality of pads (101, 102) formed on the surface of the semiconductor chip; and wiring lines (103, 104) formed between the pads on the surface of the semiconductor chip, said wiring lines electrically connecting at least some of the input/output cells (105) with at least some of the pads (101, 102). The pads (101, 102) are arranged in a quadrangular grid shape at the center portion of the semiconductor chip, and are arranged in a staggered manner at least on one corner portion of the four corner portions of the semiconductor chip.
公开/授权文献:
- CN102341905B 半导体集成电路装置及其设计方法 公开/授权日：2014-04-16
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/67 | .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置 |
| ----------H01L21/71 | ..限定在组H01L21/70中的器件的特殊部件的制造 |
| ------------H01L21/78 | ...把衬底连续地分成多个独立的器件 |
| --------------H01L21/782 | ....制造多个器件，每一个由单个电路元件组成 |
| ----------------H01L21/822 | .....衬底是采用硅工艺的半导体的 |