
基本信息:
- 专利标题: 半导体存储器件
- 专利标题(英):Semiconductor memory device
- 申请号:CN200710148161.5 申请日:2007-08-28
- 公开(公告)号:CN101136245B 公开(公告)日:2012-07-04
- 发明人: 藤泽宏树
- 申请人: 尔必达存储器株式会社
- 申请人地址: 日本东京
- 专利权人: 尔必达存储器株式会社
- 当前专利权人: PS4拉斯口有限责任公司
- 当前专利权人地址: 日本东京
- 代理机构: 中原信达知识产权代理有限责任公司
- 代理人: 谷惠敏; 钟强
- 优先权: 2006-231211 2006.08.28 JP
- 主分类号: G11C11/4063
- IPC分类号: G11C11/4063 ; G11C11/4076
摘要:
一种半导体存储器件,包括:连接到数据输入/输出端DQ的FIFO块;并行输入和输出经由数据输入/输出端DQ连续地输入和输出的n位数据的时分传输电路;在该时分传输电路和FIFO块之间执行数据传输的数据总线RWBS;以及设置突发长度的模式寄存器。当对该模式寄存器可设置的最小突发长度是m(<n)时,该时分传输电路使用数据总线,与突发长度无关地以m位为单位执行数据传输。由此,可以在不执行突发突变的条件下,将突发长度设置得小于预取数目。
摘要(英):
A semiconductor memory device includes an FIFO block connected to a data input/output terminal DQ, a time-division transfer circuit that inputs and outputs in parallel n-bit data inputted and outputted continuously via the data input/output terminal DQ, a data bus RWBS that performs a data transfer between the time-division transfer circuit and the FIFO block, and a mode register that sets a burst length. When a minimum burst length settable to the mode register is m (
公开/授权文献:
- CN101136245A 半导体存储器件 公开/授权日:2008-03-05