基本信息:
- 专利标题： 电路互联测试装置及其方法
- 专利标题（英）：Circuit interconnect testing arrangement and approach therefor
- 申请号：CN200580032872.5 申请日：2005-07-28
- 公开(公告)号：CN101031809B 公开(公告)日：2012-08-01
- 发明人： 罗杰·弗兰克斯·舒德尔特 , 汤姆·瓦叶尔斯
- 申请人： NXP股份有限公司
- 申请人地址： 荷兰艾恩德霍芬
- 专利权人： NXP股份有限公司
- 当前专利权人： NXP股份有限公司,申请人
- 当前专利权人地址： 荷兰艾恩德霍芬
- 代理机构： 中科专利商标代理有限责任公司
- 代理人： 王波波
- 优先权： 60/591，834 2004.07.28 US
- 国际申请： PCT/IB2005/052551 2005.07.28
- 国际公布： WO2007/026191 EN 2007.03.08
- 进入国家日期： 2007-03-28
- 主分类号： G01R31/3185
- IPC分类号： G01R31/3185
摘要：
检测集成电路的逻辑电平交叉。根据一个示例性实施例，把复位信号作为集成电路的逻辑电平的函数提供给触发器(314)。集成电路的逻辑电平交叉条件表示为触发器的复位条件的函数。在一个实施方式中，当逻辑电平与期望的逻辑电平不同时，触发器被复位。在另一实施方式中，实现了一对触发器(414，418)，使得在特定的逻辑电平仅仅一个触发器被复位。如果逻辑电平出现交叉，两个触发器都被复位。上述两个触发器被复位的条件用于指示逻辑电平交叉。
摘要（英）：
Logic level crossings in an integrated circuit are detected. According to an example embodiment, a reset signal is provided to a flip-flop (314) as a function of a logic level of an integrated circuit. A logic level crossing condition of the integrated circuit is indicated as a function of the reset condition of the flip flop. In one implementation, the flip-flop is reset when the logic level is different than an expected logic level. In another implementation, a pair of flip-flops (414, 418) are implemented such that only one flip-flop is reset at a particular logic level; if the logic levelcrosses, both flip-flops are reset. The aforesaid condition of both flip-flops being reset is used to indicate the logic level crossing.
公开/授权文献:
- CN101031809A 电路互联测试装置及其方法 公开/授权日：2007-09-05
IPC结构图谱:
| G | 物理 |
| --G01 | 测量；测试 |
| ----G01R | 测量电变量；测量磁变量（通过转换成电变量对任何种类的物理变量进行测量参见G01类名下的 |
| ------G01R31/00 | 电性能的测试装置；电故障的探测装置；以所进行的测试在其他位置未提供为特征的电测试装置 |
| --------G01R31/02 | .对电设备、线路或元件进行短路、断路、泄漏或不正确连接的测试 |
| ----------G01R31/317 | ..数字电路的测试 |
| ------------G01R31/3181 | ...性能测试 |
| --------------G01R31/3185 | ....测试的重新配置，例如LSSD，划分 |