一种新型SRAM位线漏电流效应抑制电路

摘要

本发明公开了一种新型SRAM位线漏电流效应抑制电路，包括：2个PMOS管P1与P2，两个电容C1与C2；其中：电容C1的一端接SRAM中的位线BL，另一端与PMOS管P1的漏极相连，同时一起接到SRAM中的灵敏放大器的输入端sa_in，PMOS管P1的栅极接到控制信号源极接到VDD；电容C2的一端接SRAM中的位线BLB，另一端与PMOS管P2的漏极相连，同时一起接到SRAM中的灵敏放大器的输入端PMOS管P2的栅极接到控制信号源极接到VDD；以灵敏放大器的输入端sa_in与之间的电位差来取代位线BL和BLB之间的电位差。通过采用本发明公开的抑制电路，能够改善漏电流对SRAM读操作的影响，增强读稳定性，使器件抗漏流干扰能力增强。