一种基于OpenCL与SoC-FPGA的K近邻分类加速方法

摘要

本发明公开了一种基于OpenCL与SoC‑FPGA的K近邻分类加速方法，它包括以下步骤：S1：构建SoC‑FPGA异构平台模型；S2：在ARM主机端构建控制作用的OpenCL主机程序；S3：ARM主机端的主机程序创建内核；S4：ARM主机端配置并调用FPGA设备端的内核程序，将数据传输至FPGA设备端；S5：第一内核程序负责计算待分类数据距离训练集数据的欧氏距离，产生距离矩阵；S6：第二内核程序对距离矩阵的每一行进行不完全排序，筛选出每行的最小K个距离，并找到对应的训练集元素类型，传回ARM主机端处理；S7：ARM主机端进行类别统计并归类。本发明运用OpenCL标准，实现K近邻分类算法的FPGA并行优化，并在ARM端和FPGA端形成系统级流水，相比传统的GPU异构计算系统，本发明功耗更低，获得了更高的能量效率。